信号完整性B005：驱动器输出阻抗与串联端接电阻（1）

易阳

        串联端接中，对于端接电阻的选择，很多资料都会有这样的论述：端接电阻值加上驱动器输出阻抗等于传输线特性阻抗。似乎很简单，但是问题在于，驱动器的输出阻抗到底是什么情况？很多人都会问，输出阻抗多大啊？芯片资料上也没有给这个参数啊，怎么确定到底是多少？今天我们就来聊聊输出阻抗问题。

        这里首先需要打破一个思维惯性。谈到输出阻抗大小，很多人潜意识中习惯性的认为这个值应该是固定的。毕竟多数人不喜欢不确定的东西，但是很遗憾，通常情况下驱动器的输出阻抗恰恰是这种不确定东西。很烦人是么，不过别气馁，情况还没有那么糟。

        我们先来看看推拉输出的结构，下面左图是典型CMOS驱动器输出Buffer结构驱动传输线时的情况，上拉和下拉的MOS管不同，其特性也不同。右图是MOS管工作特性曲线示意图。

       

        如果驱动器稳定的输出高电平，那么此时PMOS打开，NMOS关闭。有一个稳定的电流流过PMOS管，那么此时只要知道PMOS管上的电压就能够得到稳态情况下的输出阻抗。因为这个阻抗是在稳态下得到的，我们称之为Zdc，即直流输出阻抗。直流输出阻抗使很容易确定的，典型情况下，PCB板上传输线为50欧姆阻抗控制，相当于驱动器驱动一个50欧姆负载，很容易联想到MOS管的直流工作点问题。此时的直流工作点就是50欧姆负载线和MOS管工作特性曲线的交点，对应的电压电流比值就是Zdc。下图是求直流输出阻抗的原理图。

       

        对于直流输出阻抗，应该注意一个问题，上拉下拉MOS管不同，直流输出阻抗也不同，也就是说驱动器在输出高电平和输出低电平时，表现出的阻抗特性是不一样的。对于端接来说是一个很恼人的特性。不过没办法，我们只能接受并想办法对付它。

        另外还有一个不确定的因素，驱动器不同工作环境或条件下，他的输出阻抗也不同，一般IBIS模型中都会给出三种情况下的曲线：min、type、max。曲线不同得到的Zdc也不同。

       

        噢，好麻烦啊，单单一个稳态情况就这么多事！还有更麻烦的！

        走线上的信号是不断变化的，这种变化的信号（比如边沿的跃变）本质上是交流的，交流信号到达驱动器（比如反射回来的信号到达驱动端）感受到的还是直流输出阻抗么？很确定，不是！交流输出阻抗应该是电压变化量除以电流变化量，也就是说应该用直流工作点的切线斜率表示，下图能清楚的看到两种阻抗的不同，我们把管子的这种瞬态情况下的阻抗表示为Zac。

       

        交流输出阻抗Zac比直流输出阻抗Zdc要大，直流工作点不同，差别也不同。交流输出阻抗可能Zac会达到上百欧姆。下图是某驱动器直流工作点不同时，交流输出阻抗Zac和直流输出阻抗Zdc的情况。

       

        看到这，相信你头脑中一定会有一大堆问号了：这么多不确定的东西，怎么选端接电阻啊？交流输出阻抗要是比传输线阻抗还高，端接还有用么？你说交流输出阻抗大，为什么加上端接电阻波形就能改善呢，这不矛盾么？希望读完这片文章后自己思考一下，后续文章中我们还要进一步探讨这个问题。

        【关键词】信号完整性、高速电路设计、高速PCB设计、端接电阻、输出阻抗。

        出处：于博士信号完整性研究网 www.sig007.com。