[记录]20151028群讨论记录

any_012

1.易阳有出书的打算，希望项目成员即时总结并记录；
----------------------------------------
2.木石子问了下PMU芯片的一些问题
群友做了解答，(以下均为摘录)

关于PMU芯片一些引脚的功能：
广州_吖永<w297985436@gmail.com> 13:38:15
第一个可能是控制LED的io
第二个power off很明显，加了电容防止电平蹦到1吧（比较多IO没设置的时候默认上电就是1）所以应该要给高电平才有效。
第三个上电的时候通过接地电容把PWRON拉低（其实它其余时间都是被上拉到VCC_SYS的） 。然后就相当于通电再摁了下开关。。。。
理解得不对的地方各位大大出来
------------------------------------------------
3关于PMU芯片部分DC/DC的反馈引脚引出的位置：
山东-Madcat(342385311) 13:55:40
这俩原理图里都是一回事，具体返馈点接在哪要看layout···
紫宵(275317615) 13:55:45
FB肯定都要在电容后边，他只是画在那边，物理位置不要放在那里
深圳-易阳(276556668) 14:05:12
一般的DCDC反馈点电压取电，都是在电容滤波稳定之后取。
----------------------------------------------

any_012

以上为10.28日18点以前的记录，因为秦风提醒下午的讨论很经典，最好做下记录。故记录并发帖。

新建文本文档 (4).zip (8.64 KB, 下载次数: 1)

2015-10-28 10:35 PM 上传

点击文件名下载附件

any_012

4.易阳和秦风关于DDR电压的探讨：
深圳-易阳(276556668) 14:55:30
DDR电压当前值你定多少？
宁波-秦风(1157605933) 14:55:52
1.5V
深圳-易阳(276556668) 14:56:19
建议使用1.52或者1.53
宁波-秦风(1157605933) 14:56:24
feedback只有1.2V了 它会吧1.5调到1.8V停下来
深圳-易阳(276556668) 14:56:36
稍微比1.5大一些些
宁波-秦风(1157605933) 14:56:42
这个程序调整的
宁波-秦风(1157605933) 14:57:15
这个可以在后面uboot 驱动部分修改一下 参数 测试一下
深圳-易阳(276556668) 14:57:22
电压高一点点的好处是，眼睛开口会大一些
深圳-易阳(276556668) 14:57:45
在DDR速率更高的时候，更稳定
宁波-秦风(1157605933) 14:57:52
恩 这个好弄 程序控制可以上下修正
略...
带宽
深圳-易阳(276556668) 15:01:02
有没有了解到相关的寄存器设定？
深圳-易阳(276556668) 15:01:20
对fly-by的data与CLK匹配
宁波-秦风(1157605933) 15:01:52
这个 没看 之前用全志的 他们都做好了 就没研究register了
深圳-易阳(276556668) 15:02:08
通常来讲，对fly-by， 每个DDR控制器对每个byte的控制，都可以去做时延控制。
宁波-秦风(1157605933) 15:02:42
这个看过 没实战  前几次 用DDR3走的是T型走线 没有用Fly-by架构
深圳-易阳(276556668) 15:02:49
嗯
深圳-易阳(276556668) 15:02:54
1.3G还好
深圳-易阳(276556668) 15:03:08
如果是1.6G，我是一定建议使用fly-by的
宁波-秦风(1157605933) 15:03:19
恩 我们的板子用fly-by吗？

宁波-秦风(1157605933) 15:03:47
可以他只有2颗IC 好像体现不出太大的优势
深圳-易阳(276556668) 15:03:49
没必要了。因为经过很多批量的验证，这个1.3G用T型也满足
深圳-易阳(276556668) 15:04:21  
但是其他人员有兴趣也可以使用fly-by设计一款。
    2015-10-28   
深圳-易阳(276556668) 15:04:31
我也会提出相关的建议
宁波-秦风(1157605933) 15:04:38
恩 是的 fly-by等下次做其他的在验证吧
深圳-易阳(276556668) 15:04:49
嗯
深圳-易阳(276556668) 15:05:28
fly-by就需要另外加VTT电阻比较好了
深圳-易阳(276556668) 15:06:00
不过1.3G不加也问题不大
深圳-易阳(276556668) 15:06:15
1.6G的时候是一定要加比较稳定    2015-10-28   
深圳-易阳(276556668) 15:04:31
我也会提出相关的建议
宁波-秦风(1157605933) 15:04:38
恩 是的 fly-by等下次做其他的在验证吧
深圳-易阳(276556668) 15:04:49
嗯
深圳-易阳(276556668) 15:05:28
fly-by就需要另外加VTT电阻比较好了
深圳-易阳(276556668) 15:06:00
不过1.3G不加也问题不大
深圳-易阳(276556668) 15:06:15
1.6G的时候是一定要加比较稳定
---------------------------------------
5.若华提出的关于那些信号需要做阻抗匹配

若华(756973843) 15:17:21
此图中22欧姆电阻是串联阻抗匹配吗？
木石子(909958846) 15:18:00
好的，那我先忙去了
若华(756973843) 15:18:13
@深圳-易阳  这些都是要控阻抗的吗？
若华(756973843) 15:21:09
@宁波-秦风
深圳-易阳(276556668) 15:21:12
控制差分阻抗就可以了
深圳-易阳(276556668) 15:21:22
flash的不用
若华(756973843) 15:22:20
flash这些没差分信号吧？
深圳-易阳(276556668) 15:24:41
是的
深圳-易阳(276556668) 15:25:11
不过网络PHY的信号有差分
深圳-易阳(276556668) 15:25:44

若华(756973843) 15:26:15
那flash这些不需要控阻抗吗？
若华(756973843) 15:27:11
MAC TX0-3   PHY0-3请问下都是要控单端阻抗的吧？
若华(756973843) 15:27:35
没看出差分啊
深圳-易阳(276556668) 15:27:37
FLASH1和FLASH0的接线不一样的
深圳-易阳(276556668) 15:27:40
你没看到吗
深圳-易阳(276556668) 15:27:52
这个才是真正flash的接口
深圳-易阳(276556668) 15:28:11
PHY0-3 只控制差分阻抗
若华(756973843) 15:29:42
flash 0-7那应该是并行传输吧
深圳-易阳(276556668) 15:29:50
@宁波-秦风  这个改成PHY interface 吧
深圳-易阳(276556668) 15:30:00
不然让人误会为flash
深圳-易阳(276556668) 15:30:11
@若华 是的
若华(756973843) 15:30:37
我没看到PHY差分线啊  是不是我看的不对
若华(756973843) 15:31:09
建议：所有需要控制阻抗的线上相关的电阻 电容都改成0201封装的
若华(756973843) 15:31:41
包括时钟周围的电容
深圳-易阳(276556668) 15:34:25
@若华 差分信号在PHY芯片的另外一侧
若华(756973843) 15:34:28
这个是给其他的IC提供参考时钟吗？
若华(756973843) 15:34:58
如果是的话C140放在传输线的末端放
若华(756973843) 15:35:30
22欧姆是芯片原厂推荐的阻值吗？
若华(756973843) 15:35:43
有没有3288 ibis-ami模型？
深圳-易阳(276556668) 15:36:23
C140是不用放在末端的
深圳-易阳(276556668) 15:36:36
是给PHY芯片提供的时钟
深圳-易阳(276556668) 15:37:11
只是单纯的改变上升沿曲线而已
深圳-易阳(276556668) 15:38:06
     22欧姆阻值，是因为芯片内部的驱动源内阻一般会是在30几欧姆。
风清(2265762820) 15:38:11
都改小封装 焊接会有问题@若华
深圳-易阳(276556668) 15:38:34
所以在源端使用22欧姆的时候， 等效看上去和负载端形成 50欧姆的匹配
深圳-易阳(276556668) 15:39:08
@风清 若华是从信号完整性的角度建议的。也有些道理。 不过我们基本上使用0402就够了
若华(756973843) 15:39:17
我的意思是如果3288的PHY_TXCLK是给其他芯片做参考时钟的话 C140的位置应该放在接收时钟信号端
风清(2265762820) 15:39:19
除了bga的 其他的尽量还是0402 0603常规封装的好
若华(756973843) 15:39:51
0201封装的改变不是所有的，我指的是所有涉及控阻抗和时钟电路部分

any_012

若华(756973843) 15:40:19
0201焊接也不会是问题  01005我们都在做。而且这些部分走线需要特殊处理
深圳-易阳(276556668) 15:40:30
双击查看原图你这个不一样
深圳-易阳(276556668) 15:40:36
加工价格问题
若华(756973843) 15:40:37
我对硬件原理本身很多不懂 也短时间难以搞定
深圳-易阳(276556668) 15:40:45
我们核心板是面向大众的
若华(756973843) 15:40:56
只有先看下原理图的SI关键信号是不是有问题
深圳-易阳(276556668) 15:40:58
所以尽量在加工条件不是非常好的时候也满足
若华(756973843) 15:41:31
0201现在一般的工艺 贴装都不是问题了
深圳-易阳(276556668) 15:41:59
我们自己都是外发的。所以不会考虑0201了
若华(756973843) 15:42:06
特别是DDR部分 速率越高问题越大
深圳-易阳(276556668) 15:42:30
你自己焊接维修板子做得多不多？
深圳-易阳(276556668) 15:42:46
如果有相关经验，你就会觉得麻烦
若华(756973843) 15:43:20
除了BGA的一般的应该都不是问题吧。我的意思不是改其他的无关痛痒的部分 而是关键信号部分
深圳-易阳(276556668) 15:43:32
0402已经够了
深圳-易阳(276556668) 15:43:35
没事的。
风清(2265762820) 15:43:37
常规封装0402小厂去贴片贴片都会有问题现在
深圳-易阳(276556668) 15:43:53
没有必要缩小到0201
若华(756973843) 15:43:56
并且那些部分应该不会动的
深圳-易阳(276556668) 15:44:41
以我量产几百K的角度来讲，0201不是必须的
深圳-易阳(276556668) 15:44:58
当然，你的建议是很好的
若华(756973843) 15:49:15
再问个白痴的问题 ：里面那么多差分信号都是直流耦合的吗？
深圳-易阳(276556668) 15:50:55
基本上是的
深圳-易阳(276556668) 15:50:58
双击查看原图
深圳-易阳(276556668) 15:51:24
有牵涉到接口变化的时候，才会使用电容耦合
若华(756973843) 15:53:46
接口变化什么意思
深圳-易阳(276556668) 15:54:50
比如CML的接口接到LVDS类型的器件时候
若华(756973843) 15:56:14
核心板不都只是预留接口吗？ 那我们怎么知道以后外围接点是哪种电平呢？
深圳-易阳(276556668) 15:56:30
有业界标准的
若华(756973843) 15:56:38

深圳-易阳(276556668) 15:56:52
比如差分的电路：HDMI  MIPI  等等
深圳-易阳(276556668) 15:57:03
与主芯片对接的器件，都是已经定好的
若华(756973843) 15:58:07
3288出来的这些差分信号 逻辑电平是哪种？LVDS/CML/LVPEL? 几幅的？   外接的其他产品会不会电平不匹配 或者摆幅超过等等。
深圳-易阳(276556668) 15:59:00

深圳-易阳(276556668) 15:59:43

若华(756973843) 16:01:20
一MIPI为例：外接的另一个MIPI的接口电平也是1.8V， 然后3288输出的差分摆幅在其输入摆幅范围内?
若华(756973843) 16:01:25
以
深圳-易阳(276556668) 16:01:34

Mr.Hu(823484355) 16:02:15
3288有mipi接口么
深圳-易阳(276556668) 16:02:39
我刚刚截图的就是3288的
深圳-易阳(276556668) 15:29:50
@宁波-秦风   这个改成PHY interface 吧
深圳-易阳(276556668) 15:30:00
不然让人误会为flash
深圳-易阳(276556668) 15:30:11
@若华 是的
若华(756973843) 15:30:37
我没看到PHY差分线啊  是不是我看的不对
若华(756973843) 15:31:09
建议：所有需要控制阻抗的线上相关的电阻 电容都改成0201封装的
若华(756973843) 15:31:41
包括时钟周围的电容
深圳-易阳(276556668) 15:34:25
@若华 差分信号在PHY芯片的另外一侧
若华(756973843) 15:34:28
这个是给其他的IC提供参考时钟吗？
若华(756973843) 15:34:58
如果是的话C140放在传输线的末端放
若华(756973843) 15:35:30
22欧姆是芯片原厂推荐的阻值吗？
若华(756973843) 15:35:43
有没有3288 ibis-ami模型？
深圳-易阳(276556668) 15:36:23
C140是不用放在末端的
深圳-易阳(276556668) 15:36:36
是给PHY芯片提供的时钟
深圳-易阳(276556668) 15:37:11
只是单纯的改变上升沿曲线而已
深圳-易阳(276556668) 15:38:06
     22欧姆阻值，是因为芯片内部的驱动源内阻一般会是在30几欧姆。
风清(2265762820) 15:38:11
都改小封装 焊接会有问题@若华
深圳-易阳(276556668) 15:38:34
所以在源端使用22欧姆的时候， 等效看上去和负载端形成 50欧姆的匹配
深圳-易阳(276556668) 15:39:08
@风清 若华是从信号完整性的角度建议的。也有些道理。 不过我们基本上使用0402就够了
若华(756973843) 15:39:17
我的意思是如果3288的PHY_TXCLK是给其他芯片做参考时钟的话 C140的位置应该放在接收时钟信号端
风清(2265762820) 15:39:19
除了bga的 其他的尽量还是0402 0603常规封装的好
若华(756973843) 15:39:51
0201封装的改变不是所有的，我指的是所有涉及控阻抗和时钟电路部分
若华(756973843) 15:40:19
0201焊接也不会是问题  01005我们都在做。而且这些部分走线需要特殊处理
深圳-易阳(276556668) 15:40:30
你这个不一样
深圳-易阳(276556668) 15:40:36
加工价格问题
若华(756973843) 15:40:37
我对硬件原理本身很多不懂 也短时间难以搞定
深圳-易阳(276556668) 15:40:45
我们核心板是面向大众的
若华(756973843) 15:40:56
只有先看下原理图的SI关键信号是不是有问题
深圳-易阳(276556668) 15:40:58
所以尽量在加工条件不是非常好的时候也满足
若华(756973843) 15:41:31
0201现在一般的工艺 贴装都不是问题了
深圳-易阳(276556668) 15:41:59
我们自己都是外发的。所以不会考虑0201了
若华(756973843) 15:42:06
特别是DDR部分 速率越高问题越大
深圳-易阳(276556668) 15:42:30
你自己焊接维修板子做得多不多？
深圳-易阳(276556668) 15:42:46
如果有相关经验，你就会觉得麻烦
若华(756973843) 15:43:20
除了BGA的一般的应该都不是问题吧。我的意思不是改其他的无关痛痒的部分 而是关键信号部分
深圳-易阳(276556668) 15:43:32
0402已经够了
深圳-易阳(276556668) 15:43:35
没事的。
风清(2265762820) 15:43:37
常规封装0402小厂去贴片贴片都会有问题现在
深圳-易阳(276556668) 15:43:53
没有必要缩小到0201
若华(756973843) 15:43:56
并且那些部分应该不会动的
深圳-易阳(276556668) 15:44:41
以我量产几百K的角度来讲，0201不是必须的
深圳-易阳(276556668) 15:44:58
当然，你的建议是很好的
若华(756973843) 15:49:15
再问个白痴的问题 ：里面那么多差分信号都是直流耦合的吗？
深圳-易阳(276556668) 15:50:55
基本上是的
深圳-易阳(276556668) 15:50:58

深圳-易阳(276556668) 15:51:24
有牵涉到接口变化的时候，才会使用电容耦合
若华(756973843) 15:53:46
接口变化什么意思
深圳-易阳(276556668) 15:54:50
比如CML的接口接到LVDS类型的器件时候
若华(756973843) 15:56:14
核心板不都只是预留接口吗？ 那我们怎么知道以后外围接点是哪种电平呢？
深圳-易阳(276556668) 15:56:30
有业界标准的
若华(756973843) 15:56:38

深圳-易阳(276556668) 15:56:52
比如差分的电路：HDMI  MIPI  等等
深圳-易阳(276556668) 15:57:03
与主芯片对接的器件，都是已经定好的
若华(756973843) 15:58:07
3288出来的这些差分信号 逻辑电平是哪种？LVDS/CML/LVPEL? 几幅的？   外接的其他产品会不会电平不匹配 或者摆幅超过等等。
深圳-易阳(276556668) 15:59:00

深圳-易阳(276556668) 15:59:43

若华(756973843) 16:01:20
一MIPI为例：外接的另一个MIPI的接口电平也是1.8V， 然后3288输出的差分摆幅在其输入摆幅范围内?
若华(756973843) 16:01:25
以
深圳-易阳(276556668) 16:01:34

Mr.Hu(823484355) 16:02:15
3288有mipi接口么
深圳-易阳(276556668) 16:02:39
我刚刚截图的就是3288的
若华(756973843) 16:03:02
这只是AC参数  
Mr.Hu(823484355) 16:03:04
恩 我之前用的soc  没mipi
Mr.Hu(823484355) 16:03:14
接了个桥 麻烦
深圳-易阳(276556668) 16:03:48

深圳-易阳(276556668) 16:04:27

深圳-易阳(276556668) 16:04:45
你说得对，要注意接收端的信号电平类型
若华(756973843) 16:08:12
当然 具体这些东西我不了解。我 的意思就两点：1.如果是直流耦合  一定要满足直流电平一致。即反正电平误判（ps虽然很多时候可以不一样，比如3.3V输出到5V输入。但是反过来就不行。何况高速信号时候这样根本不行。如果一定要这么做需要加高速电平转换芯片。）
深圳-易阳(276556668) 16:09:19
一般我们的板子输出信号不会去加这个电容耦合
深圳-易阳(276556668) 16:09:26
而是从接收信号端去加
若华(756973843) 16:09:35
2.如果是交流耦合 需要注意输出信号和芯片输入端可接受的摆幅。当然直流耦合时候还要直流直流电平，即不同的电平间连接可能的端接处理
若华(756973843) 16:09:49
OK
深圳-易阳(276556668) 16:10:12
从接收信号的角度来讲，电容放在接收端是更好的
深圳-易阳(276556668) 16:10:28
如果核心板直接就交流耦合出去，信号衰减太厉害
深圳-易阳(276556668) 16:10:55
现在的接收端设备，比如一些MIPI的屏，都是会考量这个问题的
深圳-易阳(276556668) 16:10:58
所以不用担心
深圳-易阳(276556668) 16:11:24
更加智能化的做法是，接收端直接就对此做动态调整。
深圳-易阳(276556668) 16:14:03
而且目前1V8的电平，除非对方变成1V2之类的，才会出现不匹配
若华(756973843) 16:14:17
OK。不管是直流耦合还是交流耦合只要考虑到接收端做的一致就好
若华(756973843) 16:14:28
何况直流驱动信号功率更大
深圳-易阳(276556668) 16:14:33
是的

any_012

6.关于仿真

若华(756973843) 16:15:05
1.8 到1.2直流耦合时候一定要注意了
若华(756973843) 16:15:19
设计子模块的时候需要考虑到就OK
深圳-易阳(276556668) 16:15:31
是的
深圳-易阳(276556668) 16:16:00
@若华 主芯片没有IBIS模型怎么办？
若华(756973843) 16:16:17
我忽然想到：那些高速信号 接口是什么样的？
深圳-易阳(276556668) 16:16:18
如何去做主芯片到DDR的一个高速信号仿真？
深圳-易阳(276556668) 16:16:25
还有一个电源完整性仿真
若华(756973843) 16:16:40
如果没有模型 只能仿真传输线 无法得到眼图 算BER
深圳-易阳(276556668) 16:16:51
嗯
深圳-易阳(276556668) 16:17:09
高速信号接口都是低电压摆幅的差分接口
深圳-易阳(276556668) 16:17:15
都是那几类
若华(756973843) 16:17:19
电源完整性仿真主要无需模型  主要是考察PCB电源布局功底
深圳-易阳(276556668) 16:17:41
这方面估计要你下些功夫了
若华(756973843) 16:18:06
我的意思是核心版的高速信号接口是什么样的？ 有具体的接口产品吗？ 我看看
深圳-易阳(276556668) 16:18:35
仿真传输线，能不能人为制造差分的出来。比如对两根线同时做仿真，输入的高低不同
若华(756973843) 16:18:38
而不是如简单的插针方式的
深圳-易阳(276556668) 16:18:57
核心板的接口采用邮票孔
深圳-易阳(276556668) 16:19:06
只有在layout上会体现
深圳-易阳(276556668) 16:19:45

深圳-易阳(276556668) 16:20:12

若华(756973843) 16:20:15
入门没有模型仿真差分线只能设置差分线驱动端信号的上升沿 电平等，但是无法指导芯片内部的一些寄生参数和端接
深圳-易阳(276556668) 16:20:38
没关系，能到这一步就OK

-----------------------

any_012

7关于邮票孔连接
若华(756973843) 16:21:15
邮票孔？ 那是拼板的连接啊
深圳-易阳(276556668) 16:21:16
很有价值的1到2章文章
深圳-易阳(276556668) 16:21:33
核心板的邮票孔可以作为和底板的焊接接口
澎湃(370313500) 16:21:47
深圳-易阳， 我们的DDR是用原厂的还是自己LYOUUT 呢？
深圳-易阳(276556668) 16:21:50

深圳-易阳(276556668) 16:22:02
@澎湃 如果想快，就抄
若华(756973843) 16:22:05
有大图吗？看不清
深圳-xing(442892409) 16:22:24
刚刚挂掉了
深圳-易阳(276556668) 16:22:34

若华(756973843) 16:22:43
你的意思是核心板高速新接口和其他的子板是焊接起来的？
深圳-易阳(276556668) 16:22:52
是的
若华(756973843) 16:23:05
看到了
澎湃(370313500) 16:23:15
那是单面布局吧
深圳-易阳(276556668) 16:23:30
双面
深圳-易阳(276556668) 16:23:38
底板在相应的位置是掏空的
澎湃(370313500) 16:24:00
那底板掏空是吧
深圳-易阳(276556668) 16:24:26
是的
风清(2265762820) 16:24:28
这样的连接方式操作不方便吧@深圳-易阳
深圳-易阳(276556668) 16:24:35
不会
若华(756973843) 16:24:36
这个接口是你们自己定义的？
深圳-易阳(276556668) 16:24:42
是的
深圳-易阳(276556668) 16:23:38
底板在相应的位置是掏空的
澎湃(370313500) 16:24:00
那底板掏空是吧
深圳-易阳(276556668) 16:24:26
是的
风清(2265762820) 16:24:28
这样的连接方式操作不方便吧@深圳-易阳
深圳-易阳(276556668) 16:24:35
不会
若华(756973843) 16:24:36
这个接口是你们自己定义的？
深圳-易阳(276556668) 16:24:42
是的
风清(2265762820) 16:25:42
为什么不搞成插拔
风清(2265762820) 16:25:54
式的
深圳-易阳(276556668) 16:25:59
拔插不好
深圳-易阳(276556668) 16:26:16
@若华 layout里面加大间距。然后有GND隔开
若华(756973843) 16:26:19
高速信号太多了 热插拔接口一般需要专门的连接器
若华(756973843) 16:26:48
@深圳-易阳 必须要在差分信号见加GND 不能只靠layout
深圳-易阳(276556668) 16:26:50
只是在邮票孔的位置没GND而已。实际从核心板到底部的差分路线都会有加大间距或者GND隔开的做法
风清(2265762820) 16:26:54
这样需不需要焊接
深圳-易阳(276556668) 16:27:07
@若华 你看到的只是邮票孔而已
风清(2265762820) 16:27:09
每次接的时候
深圳-易阳(276556668) 16:27:18
邮票孔相当于 过孔，你觉得呢？
深圳-易阳(276556668) 16:27:28
没有GND隔开是没关系的
深圳-易阳(276556668) 16:27:31
你还没想明白
深圳-易阳(276556668) 16:28:12
没有必要对 一对过孔去用GND隔开。 而实际上，pin脚数目也不太够
若华(756973843) 16:28:17
我明白你的意思  你焊接的子板是和核心版同一平面 还是不同平面？
深圳-易阳(276556668) 16:28:34
焊接在一起就相当于同一平面
风清(2265762820) 16:28:43
那就是喽 万一要换个器件啥的 都要先拆下来 很痛苦的
若华(756973843) 16:29:31
那就算原理图上不加GND，做PCB时候必须要在差分线之间加。
深圳-易阳(276556668) 16:29:38
一样拆的，不麻烦
深圳-易阳(276556668) 16:29:50
只是核心板和底板高度有点差异而已
若华(756973843) 16:29:58
当然邮票孔焊接处可加GND VIA
深圳-易阳(276556668) 16:30:00
@若华 所以是layout的处理
深圳-易阳(276556668) 16:30:04
是的
深圳-易阳(276556668) 16:30:11
你现在明白了
若华(756973843) 16:30:21
这里会阻抗突变的
深圳-易阳(276556668) 16:30:38
放心，layout会有多人审核的
若华(756973843) 16:32:27
差分对之间不加GND  导致参考平面不连续 TDR一定变
深圳-易阳(276556668) 16:33:45
嗯
若华(756973843) 16:33:52
我看你刚才的图 邮票孔的焊盘相距那么近 在此处是没法保证核心版的GND和子板的GND连接的
深圳-易阳(276556668) 16:34:02
这个没办法
深圳-易阳(276556668) 16:34:09
管脚数目有限
若华(756973843) 16:34:40
方法我觉得可这样：差分对之间加GND，然后改小差分线邮票孔的大小
若华(756973843) 16:35:01
或者把核心版稍微做大一点
深圳-易阳(276556668) 16:35:01
加工不好加工
深圳-易阳(276556668) 16:35:14
核心板大小有规格的
若华(756973843) 16:35:23
核心板内虽然线长了 但是也可保证损耗低
若华(756973843) 16:36:05
核心板大学有规格？怎么理解
若华(756973843) 16:36:09
大小
深圳-易阳(276556668) 16:36:22
是的
若华(756973843) 16:36:48
这只是做项目啊 没说要PCB做成什么样子
若华(756973843) 16:37:00
核心版大一点不会影响吧？
中原野狼(411469644) 16:37:13
核心板还有规格要求？
深圳-易阳(276556668) 16:37:39
不能太大
若华(756973843) 16:37:40
这不是做成什么形状的产品吧？
若华(756973843) 16:38:38
我刚才的建议就是：适当减小差分对邮票孔  增加差分对之间GND，适当增大核心板
深圳-易阳(276556668) 16:38:52
@宁波-秦风  你来解释解释一下
若华(756973843) 16:39:09
减小邮票孔大小还能保证此处阻抗不突变严重
深圳-易阳(276556668) 16:39:37
要考虑实际情况
深圳-易阳(276556668) 16:39:40
不要理想化
深圳-易阳(276556668) 16:39:52
现在每个边已经60个孔了
若华(756973843) 16:40:28
举例说明：我们所见的高速连接器 都是差反对之间加GND的    为什么
深圳-易阳(276556668) 16:41:23
核心板和底板的对接，GND平面已经不是非常连续了
若华(756973843) 16:41:32
没有理想化。既然有60个孔  那么对这个60个孔的处理是至关重要的
深圳-易阳(276556668) 16:41:46
目前能做的是尽量在过孔的两端的信号尽量使用GND连接
深圳-易阳(276556668) 16:41:54
来减少不连续的情况
深圳-易阳(276556668) 16:42:06
你好好看看我们的接口信号安排
若华(756973843) 16:42:10
如果没有GND焊盘 怎么保证连接？
深圳-易阳(276556668) 16:42:21
各自板内设计
深圳-易阳(276556668) 16:42:57
不然每一对差分信号都加GND去连续的话，过孔数目大增
深圳-易阳(276556668) 16:43:01
你计算一下
若华(756973843) 16:43:09
接口顺序是把相同模块的东西放一个接口即可 适宜于后续子模块的走线
深圳-易阳(276556668) 16:43:35
核心板每个边的过孔数目，已经实际使用信号数目。你计算一下
深圳-易阳(276556668) 16:43:40
看看原理图
深圳-易阳(276556668) 16:43:55
如果再增加GND之后，过孔是变成多少
若华(756973843) 16:44:35
只有J1 J2需要  基本上增加60个GND
深圳-易阳(276556668) 16:44:56
太理想化了
深圳-易阳(276556668) 16:45:41
@宁波-秦风 在不在？
深圳-易阳(276556668) 16:46:50
现在是240 个过孔，加多60个。就变成300  除以4，就是每边75.
深圳-易阳(276556668) 16:47:56
焊接成本费增加。还有良率的问题。
若华(756973843) 16:47:58
或者这样：因为不是所有的差分线都速率都是一样的，可以部分差分线增加 部分不加
深圳-易阳(276556668) 16:48:31
而且因为增加60个位置，板子变大。核心板价格上升
深圳-易阳(276556668) 16:48:45
因为核心板是使用多层板。
深圳-易阳(276556668) 16:49:13
如果我是客户，我一定选择面积小，价格便宜的
若华(756973843) 16:37:40
这不是做成什么形状的产品吧？
若华(756973843) 16:38:38
我刚才的建议就是：适当减小差分对邮票孔  增加差分对之间GND，适当增大核心板
深圳-易阳(276556668) 16:38:52
@宁波-秦风  你来解释解释一下
若华(756973843) 16:39:09
减小邮票孔大小还能保证此处阻抗不突变严重
深圳-易阳(276556668) 16:39:37
要考虑实际情况
深圳-易阳(276556668) 16:39:40
不要理想化
深圳-易阳(276556668) 16:39:52
现在每个边已经60个孔了
若华(756973843) 16:40:28
举例说明：我们所见的高速连接器 都是差反对之间加GND的    为什么
深圳-易阳(276556668) 16:41:23
核心板和底板的对接，GND平面已经不是非常连续了
若华(756973843) 16:41:32
没有理想化。既然有60个孔  那么对这个60个孔的处理是至关重要的
深圳-易阳(276556668) 16:41:46
目前能做的是尽量在过孔的两端的信号尽量使用GND连接
深圳-易阳(276556668) 16:41:54
来减少不连续的情况
深圳-易阳(276556668) 16:42:06
你好好看看我们的接口信号安排
若华(756973843) 16:42:10
如果没有GND焊盘 怎么保证连接？
深圳-易阳(276556668) 16:42:21
各自板内设计
深圳-易阳(276556668) 16:42:57
不然每一对差分信号都加GND去连续的话，过孔数目大增
深圳-易阳(276556668) 16:43:01
你计算一下
若华(756973843) 16:43:09
接口顺序是把相同模块的东西放一个接口即可 适宜于后续子模块的走线
深圳-易阳(276556668) 16:43:35
核心板每个边的过孔数目，已经实际使用信号数目。你计算一下
深圳-易阳(276556668) 16:43:40
看看原理图
深圳-易阳(276556668) 16:43:55
如果再增加GND之后，过孔是变成多少
若华(756973843) 16:44:35
只有J1 J2需要  基本上增加60个GND
深圳-易阳(276556668) 16:44:56
太理想化了
深圳-易阳(276556668) 16:45:41
@宁波-秦风 在不在？
深圳-易阳(276556668) 16:46:50
现在是240 个过孔，加多60个。就变成300  除以4，就是每边75.
深圳-易阳(276556668) 16:47:56
焊接成本费增加。还有良率的问题。
若华(756973843) 16:47:58
或者这样：因为不是所有的差分线都速率都是一样的，可以部分差分线增加 部分不加
深圳-易阳(276556668) 16:48:31
而且因为增加60个位置，板子变大。核心板价格上升
深圳-易阳(276556668) 16:48:45
因为核心板是使用多层板。
深圳-易阳(276556668) 16:49:13
如果我是客户，我一定选择面积小，价格便宜的
深圳-易阳(276556668) 17:01:09
也是个办法
深圳-易阳(276556668) 17:01:10
哈哈
深圳-易阳(276556668) 17:01:15
双击查看原图
若华(756973843) 17:01:41
@深圳-易阳 @宁波-秦风 你说的座子是什么座子？
宁波-秦风(1157605933) 17:01:44
还可以省几个脚

any_012

8由上一个问题引出的接口标准问题

若华(756973843) 17:08:55
只要连接头/座子按照行业内采用的标准连接器即可。（这个虽然会有一定的问题但是不大）； 如果不是按照行业内的接口 也就是我们自己做的接口 就必须非常小心处理了
深圳-易阳(276556668) 17:09:16
我们不会去做非标的事情
深圳-易阳(276556668) 17:09:21
那样吃力不讨好
若华(756973843) 17:10:23
我说的非标准就是我们自己引出来的接口
若华(756973843) 17:08:55
只要连接头/座子按照行业内采用的标准连接器即可。（这个虽然会有一定的问题但是不大）； 如果不是按照行业内的接口 也就是我们自己做的接口 就必须非常小心处理了
深圳-易阳(276556668) 17:09:16
我们不会去做非标的事情
深圳-易阳(276556668) 17:09:21
那样吃力不讨好
若华(756973843) 17:10:23
我说的非标准就是我们自己引出来的接口
深圳-易阳(276556668) 17:24:01
这个就不讨论为什么了。
山东-Madcat(342385311) 17:24:04
嗯，这倒是
深圳-易阳(276556668) 17:24:25
核心板上内置连接器的问题。 目前考虑EDP接口
深圳-易阳(276556668) 17:24:31
其它的暂时不考虑
中原野狼(411469644) 17:26:04
LVDS转接EDP   两种只是接口的区别，是什么决定了使用范围？
中原野狼(411469644) 17:29:26
EDP接口和LVDS接口  都是针对屏幕本身的连接所说的，但是在PCB上都可以归一为  双排插针
深圳-易阳(276556668) 17:29:50
传输速率有差异
中原野狼(411469644) 17:31:18
是的，但是在PCB板上  应该接口都是双排插针吧
若华(756973843) 17:32:12
@中原野狼 插针式接法只适于低速信号传输
中原野狼(411469644) 17:32:50

若华(756973843) 17:32:59
所有的高速接口都是特殊处理的
中原野狼(411469644) 17:33:38
在公司找了一根LVDS线   那为什么在淘宝上能直接买到的LVDS和EDP接线都是双排针呢？
若华(756973843) 17:35:16
双排针设计也是会有不同的，可以参考molex连接器的资料。 LVDS只是低压差分信号与走多高速率信号无关
若华(756973843) 17:35:40
LVDS可有几百M的 也可有几十G的
木石子(909958846) 17:36:07
双击查看原图
温柔的猪any_012(303782983) 17:36:15
那么，EDP在板上的接口用哪种？
若华(756973843) 17:36:23
试想标准JTAG接口和简化的JTAG接口的差别/ DDR等接口为什么如此做
中原野狼(411469644) 17:36:54
哦，  我疑惑就是LVDS，EDP在PCB端用什么接口？
中原野狼(411469644) 17:37:32
MIPI在手机标准，有标准接口    但是我见到过的一般在PCB端都是双排针
若华(756973843) 17:37:41
EDP 不好意思我不了解。 总的来说 速率越高对连接器的各种性能要求 越高。高频连接器考虑的因素非常多，论坛也有一篇文章说到高速连接器设计需要考虑的东西
中原野狼(411469644) 17:38:03

温柔的猪any_012(303782983) 17:38:24
先下班了，回头再看你们的聊天记录。
中原野狼(411469644) 17:38:40

若华(756973843) 17:38:58
产品内部接口不仅仅为了连接方便 （包括软板）。也是要考虑是否能满足高速信号需求。当然不是走高速信号的 略过
中原野狼(411469644) 17:39:23

中原野狼(411469644) 17:40:10
嗯双击查看原图  看我拍的这三张图片  是夏普LQ150X1LG91的屏幕接线  跟普通的12寸屏幕在PCB端稍有区别
若华(756973843) 17:40:41
速率多少？
中原野狼(411469644) 17:41:04
不知道，我手头上没手册  领导那里拿的
若华(756973843) 17:42:04
直观来看不会太大
宁波-秦风(1157605933) 17:43:10
网上买的那种 应该跑的1.62G吧
宁波-秦风(1157605933) 17:44:06
2.7G 要求很高 线材阻抗好像是75欧姆  不好的线材会画面异常的
若华(756973843) 17:47:30
是75
中原野狼(411469644) 17:48:00
嗯  那按照若化所说，插针是适用于低速场合    但是LVDS  EDP屏幕接线 为什么在PCB端都是双排插针呢？
若华(756973843) 17:48:42
你可以理解为 有一定改进型的插针
若华(756973843) 17:49:00
何况1G视频要求不高
中原野狼(411469644) 17:49:10
嗯，就好比我拍照的那个15寸屏幕接口一样
若华(756973843) 17:49:45
你看看高速以太网 USB3.0 标准你就知道了
风清(2265762820) 17:50:05
这些线厂家也可根据客户的要求做的
中原野狼(411469644) 17:50:38

中原野狼(411469644) 17:50:50
三克油
若华(756973843) 17:51:15
你算算15寸 多大分辨率 视觉停留等等 把这些都算进去。你会发现插针的这点影响或许对信号来说并不重要。一样可以满足看清晰视频的需求
深圳-易阳(276556668) 17:52:06
这解释不错
若华(756973843) 17:52:34
关键是这个“清晰”如何定义 如何判断
若华(756973843) 17:52:46
是以人眼 还是机器？
中原野狼(411469644) 17:53:05
双击查看原图  但是不会计算双击查看原图     
若华(756973843) 17:54:22
设想 如果雷达能够拍到地面一米高度的图像  且以一定的速率扫描 需要多大的苏剧传输能力
若华(756973843) 17:54:29
这些不可同日而语的

易阳

感谢整理。