菜鸟尝试画GM8287原理图，一点一点来，可能会龟速更新。

qingfengze1209

赞-----------------------------------------------

any_012

admin 发表于 2015-4-28 16:24
DQU   DQL ， 可以贴上图片吗？

不知道GM8287和DDR3如何连接。现在就知道地址线全连过去，数据线全连过去...
照了几个原理图，要么是DDR2，要么不是2G。真是没经验...

admin

GM8287的DQ组管脚如下，16个数据接一颗DDR3（16bit），然后两颗DDR3使用了32个数据位。

any_012

admin 发表于 2015-4-29 09:20
GM8287的DQ组管脚如下，16个数据接一颗DDR3（16bit），然后两颗DDR3使用了32个数据位。

那么，K4B2G1646B-HCK0-1600的DQL[0-7]和DQU[0-7]，哪个是高8位，哪个是低8位？
DDR3和GM8287的数据线及地址线之间是否需要串电阻？看了几个例子，有的是直连的，有的是地址线间串51欧电阻。
--------------------------------------------------------------------
而且这个DDR3单颗就是2G的，那么GM8287的数据位只要16位？
--------------------------------------------------------------------
DQL[0-7]是否是和DQU[0-7]组成差分信号？

admin

any_012 发表于 2015-4-29 04:44
那么，K4B2G1646B-HCK0-1600的DQL[0-7]和DQU[0-7]，哪个是高8位，哪个是低8位？
DDR3和GM8287的数据线及 ...

GM8287的DDR3接口。从datasheet上看上去，是支持32位的数据位，可以接2颗16位的DDR3颗粒。

DQL就是对应低八位。DQU对应高八位。不是差分信号。

一般情况，源端串阻接Addr信号阻。数据组的可以省略（在空间足够的情况下也可以加上）。串阻阻值一般使用22R或者33R。

any_012

admin 发表于 2015-4-29 13:47
GM8287的DDR3接口。从datasheet上看上去，是支持32位的数据位，可以接2颗16位的DDR3颗粒。

DQL就是对 ...

谢谢，回头我再加上。今天就先上传下目前的连线吧。

any_012

admin 发表于 2015-4-29 13:47
GM8287的DDR3接口。从datasheet上看上去，是支持32位的数据位，可以接2颗16位的DDR3颗粒。

DQL就是对 ...

最近看到个海思的图，主控芯片和DDR3的数据管脚不是一一对应的。请教，为什么这样接？

any_012

any_012 发表于 2015-6-3 16:33
最近看到个海思的图，主控芯片和DDR3的数据管脚不是一一对应的。请教，为什么这样接？

今天正好在群里请假了这个问题，大概明白了。
DDR的数据线管教可以调整的，不一定要更和主控芯片的数据线一一对应。
不过好像是只能在组内调整。比如是16位的DDR，那么高8位内可以随意调整，但不能调到低8位去。不过不知道为什么是这样。

南京-杨

大赞

易阳

any_012 发表于 2015-6-9 17:15
今天正好在群里请假了这个问题，大概明白了。
DDR的数据线管教可以调整的，不一定要更和主控芯片的数据 ...

你可以去看DDR的datasheet，了解一下bank的概念。