请教：LPDDR走线等长问题

e5026532 · 发表于 2014-8-13 09:05:01

高速电路PCB网，专注于嵌入式方案，信号完整性和电源完整性仿真分析，高速电路PCB设计,各种EDA工具（Cadence\Mentor\\AD\\CAM\ANSYS HFSS）交流学习。

您需要登录才可以下载或查看，没有账号？立即注册

×

想向高手请教一下LPDDR的等长走线容忍失配长度方面的问题。

通常在设置等长的时候会有一个等长容忍失配的长度，因为不可能做到绝对的等长，但是失配长度过长又起不到等长的意义。有的时候对于我们初学者一开始或是对SI仿真不熟悉，或是搞不得对于的IBIS模型。

在此，我想请问高手，在配置等长容忍度的时候应该遵循什么样的规则或是技巧，使得设置合理。
谢谢大家！

阿伟 · 发表于 2014-8-13 10:09:45

还是看运行速度,高与600建议50mil以内,低于此速度可以适当减少,但不是一概而论,主要看主控的要求,你可以看一下datasheet

阿伟 · 发表于 2014-8-13 10:10:30

其实对于每一个ic要求各不相同,不可一概而论

e5026532 · 发表于 2014-8-13 13:09:16

阿伟发表于 2014-8-13 10:09
还是看运行速度,高与600建议50mil以内,低于此速度可以适当减少,但不是一概而论,主要看主控的要求,你可以看 ...

嗯，我用的频率是200MHz的，不算高。

易阳 · 发表于 2014-8-13 15:29:38

e5026532 发表于 2014-8-13 13:09
嗯，我用的频率是200MHz的，不算高。

我之前有看过一篇文章，数据速率和走线长度之间的一个关系的。以后找到我截图出来给你参考。

e5026532 · 发表于 2014-8-13 17:08:39

易阳发表于 2014-8-13 15:29
我之前有看过一篇文章，数据速率和走线长度之间的一个关系的。以后找到我截图出来给你参考。

太感谢了，有大神帮助会越学越好的。嘿嘿！

		自动登录	找回密码
密码			立即注册

请教：LPDDR走线等长问题

高速电路PCB网，专注于嵌入式方案，信号完整性和电源完整性仿真分析，高速电路PCB设计,各种EDA工具（Cadence\Mentor\\AD\\CAM\ANSYS HFSS）交流学习。

点评

点评

点评

浏览过的版块

站长推荐 /4