我的微博设为首页收藏本站自媒体平台

研发设计门户网»技术论坛 › EDA工具研究及应用 › Cadence|Allegro › DDR2 LAYOUT（英文资料）

返回列表发新帖

查看: 1635|回复: 0

DDR2 LAYOUT（英文资料）

379 主题	518 回帖	3780 积分

积分: 3780

发表于 2014-8-10 12:59:30 | 显示全部楼层 |阅读模式

高速电路PCB网，专注于嵌入式方案，信号完整性和电源完整性仿真分析，高速电路PCB设计,各种EDA工具（Cadence\Mentor\\AD\\CAM\ANSYS HFSS）交流学习。

您需要登录才可以下载或查看，没有账号？立即注册

×

DDR2 LAYOUT（英文资料）.pdf (614.72 KB, 下载次数: 11, 售价: 1 金钱)

该帖已经同步到电子微博网易阳的微博

www.yanfa.tech 站长，交流微信QQ 276556668

回复

使用道具举报

返回列表发新帖

站长推荐 /4

内容正在加载中，请稍候……

|Archiver|手机版|小黑屋|TechAIRD（gaosupcb Inc.）

GMT+8, 2026-8-25 02:03 AM , Processed in 0.069016 second(s), 31 queries .

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表