16.6BUS设置以及无网络shape间距报错处理

Techwang · 发表于 2014-4-8 10:00:53

高速电路PCB网，专注于嵌入式方案，信号完整性和电源完整性仿真分析，高速电路PCB设计,各种EDA工具（Cadence\Mentor\\AD\\CAM\ANSYS HFSS）交流学习。

您需要登录才可以下载或查看，没有账号？立即注册

×

在16.6中约束管理器中bus已经被net group取代，如需要设置BUS，根据群里"深圳-硬件"提供的方法，选中需要设置BUS的net/xnet（xnet可以在约束管理器重选中），然后右键 Property edit--->Available Properties--->BUS name中添上BUS名字，然后apply--->OK即可。这个方法同样适用于其他属性的设置。
无网络shape间距报错，allegro中没有关于无网络对象的规则设置，只能将该报错屏蔽掉，方法是打开约束管理器--->DRC，右键想要屏蔽的DRC错误--->Waive。这个方法同样适用于其他DRC错误的屏蔽。

该帖已经同步到电子微博网 TECHWANG的微博

taohuadaozhu · 发表于 2014-5-15 12:40:50

看看啊，内容还不错

		自动登录	找回密码
密码			立即注册

16.6BUS设置以及无网络shape间距报错处理

高速电路PCB网，专注于嵌入式方案，信号完整性和电源完整性仿真分析，高速电路PCB设计,各种EDA工具（Cadence\Mentor\\AD\\CAM\ANSYS HFSS）交流学习。

浏览过的版块

站长推荐 /4