高速电路PCB网,专注于嵌入式方案,信号完整性和电源完整性仿真分析,高速电路PCB设计,各种EDA工具(Cadence\Mentor\\AD\\CAM\ANSYS HFSS)交流学习。
您需要 登录 才可以下载或查看,没有账号?立即注册
×
本帖最后由 若华 于 2015-12-10 11:32 编辑
目标阻抗大家都很熟悉了。但是这个目标阻抗是电源完整性仿真里的一个有用但不精确的标准。

其中:Ztarget目标阻抗 Power Supply Voltage是工作电压 Allowed Ripple 是允许的工作电压纹波系数 Current 是工作电流,目前这个值是用最大电流的1/2来替代。当然也可以使用最大值计算。因为目标阻抗本身就是不断变化的。
大家都知道,电源测试的时候,主要是测试纹波,噪声,但是业界目前还很难通过软件进行时域的纹波噪声仿真(一些大公司已经通过测试来建立芯片的噪声模型, 然后用这个模型直接仿真,得到的结果就是电源噪声,但目前还处于探索阶段,没有推广使用),而是仿真电源分配系统的电源阻抗,他们的关系可以通过V=R/I来联系。因此如果还是仿真阻抗曲线的话,测试与仿真不能形成闭环。这样对PDN的仿真测试就产生了很多经验型的东西。
在衡量这个阻抗曲线是否能满足要求的时候,使用了这个目标阻抗的标准,但是仔细想想,这个标准还是有很多问题的,比如:这里的电流多大合适?实际的单板功耗是一个动态功耗,是不端的变的。在单板的整个频段范围里,使用统一的目标阻抗值,肯定也是不合理的,应该是各个频段,标准不一样。
虽然有这些问题存在,但这个标准还是很有用的,可以通过这个标准衡量电源平面的好坏。就如目前的时序计算,大家基本上都是通过公式对时序进行计算,就是所 谓的静态时序分析。虽然这个静态时序分析对电源波动,ISI,SSN等问题考虑不周到,也就是说计算结果不准确,但用来衡量接口时序还是很有用的。因此笔 者认为,目标阻抗是一个有用而不准确的标准。
目标阻抗需要在一个宽的频率范围内保证瞬态阻抗都低于目标阻抗的指,其实就是为了保证负载或者环境变化的时候电源文波或者噪声在一定的合理的范围内。开关电源一般在1khz以内起主要作用,电解电容可到1MHZ,陶瓷电容可到1Ghz. 当然这些需要具体看电容的数据手册说话。并且不同的电容并联组合都会影响曲线。目的是为了得到在宽频率范围内平坦的低阻抗值。
关于电容的资料很多,这里只做简单介绍,下次将介绍在PI仿真里面很重要的平面板电容。
电容不仅仅是电容:在频率很高时,电容不能再被当作一个理想的电容看,而应该充分考虑到它的寄生参数效应,通常电容的寄生参数为ESR,ESL。串联的RLC电路在f处谐振。其曲线如下图。图中f为串联谐振频率(SRF),在f之前为容性,而在f之后,则为感性,相当一个电感,所以在选择滤波电容时,必须使电容器工作在谐振频率之前。

在仿真的时候,由于目前VRM的模型基本上是不准确的,低频的滤波靠DC/DC电源转换芯片来完成,一般300K以下的低频阻抗曲线是不准确地。频率范围的上限一般取信号的截止频率fknee=0.35 /Trrise,其中Trise为信号上升时间。
但是也要明白一点,如果你只是做板级电源完整性仿真,最多考虑到1G就可以了,因为大于1G以后,要靠芯片内部的电容来滤波,在做板级仿真的时候,没有芯 片内部的模型,所以高频部分的仿真也是不准确的。当然了,如果您有芯片内部的信息,也可以用SIWAVE等软件做DIE-PACKAGE-BOARD的协 同仿真,高频部分也就准确了。
因此很多情况下,低频仿真不出电源负反馈、高频仿真不出芯片内电容, 我们不要把仿真的结果当做绝对值,可以把它当作是相对值,通过去耦电容的选择和放置、电源和地平面的分割等方法来优化阻抗。

该帖已经同步到电子微博网 若华的微博 |