菜鸟尝试画GM8287原理图，一点一点来，可能会龟速更新。

any_012 · 发表于 2015-4-22 16:57:09

高速电路PCB网，专注于嵌入式方案，信号完整性和电源完整性仿真分析，高速电路PCB设计,各种EDA工具（Cadence\Mentor\\AD\\CAM\ANSYS HFSS）交流学习。

您需要登录才可以下载或查看，没有账号？立即注册

×

本帖最后由 any_012 于 2015-7-2 13:43 编辑

在另一贴里silentsnow分享了电源树，照着那个画了以下部分。1.1V的LDO不知道用哪个，暂时还是LM1117代替，实际1117好像没有那么低输出的。

GM8287.pdf (57.63 KB, 下载次数: 11)

GM8287_20150425.zip (50.6 KB, 下载次数: 5)
-------------------------2015.04.23-----------------------------------------

建议版主去掉加精，我没做过这类产品，不知道会走多远。
单片机的电源引脚的电容忘了加，还有这个需要晶振不？看树莓派原理图有个19M无源晶振。
--------------------------------------------------------------------------
看了下DATASHEET，需要12M晶振，还有个12.288M貌似是音频用的。不知道这样画对不对。在网上找到了个RK3288的原理图，GND_OSC是通过个电阻和地连起来的，不过电阻标着NC。
不用给芯片的每个电源引脚都加电容吧？不知道加多少合适。

--------------------------------------------------------------------------
晶振这里好像有供电引脚和地引脚，不知道该怎么接，望各位指点；
另是否是每个电源引脚都要加退耦电容？还是舍去一部分，比如10个管脚加5个退耦电容。

以下是RK3288的晶振部分：

------------------2015.04.29------------------------------------------
尝试连接DDR3线，不太懂，现在只是把DDR3和GM8287引脚上对应的地址线和数据线连起来。
不清楚DDR3中的DQL[0-7]和DQU[0-7]应该如何对应GM8287的DQ[0-31]，现在是瞎猜的，DQL连低8位DQU连次8位。
DDR3的时钟线的CK和CKN是差分线，对应的GM8287那里也不知道该接哪里，找到了CK,CKE,CKB三根线。
看其他原理图，时钟差分线间，有直接并一电阻的，有两个电阻串接再并入差分线之间的，并且另个电阻的节点再对地接电容。

GM8287_20150429.zip (64.97 KB, 下载次数: 10)

GM8287_20150429.pdf (57.29 KB, 下载次数: 8)
---------------2015.06.10---------------------------------------------

GM8287_20150610.zip (71.44 KB, 下载次数: 3)

GM8287_20150611.zip (71.31 KB, 下载次数: 5)
--------------------2015.06.12----------------------------------------

GM8287_20150612.zip (79.61 KB, 下载次数: 4)

GM8287_20150612.pdf (30.15 KB, 下载次数: 4)

------------------------2015.06.25---------------------------------------
把框图加到原理图里了。

GM8287_20150625.zip (85.71 KB, 下载次数: 2) --------------------------2015.06.27---------------------------------------
加了个SPI FLASH

----------------------------------2015.07.02----------------------------------------------
尝试添加USB，我是按USB从设备画的，也许应该按主设备画。
看了几个原理图，usb的5v这里不知道该怎么接了，有的是专门通过个芯片控制5V这里供电，有的是串供二极管接到了5V，有的是通过MOS控制这个5V.

GM8287_20150702.pdf (81.89 KB, 下载次数: 5)

GM8287_20150702.zip (96.52 KB, 下载次数: 2)

admin · 发表于 2015-4-22 17:38:01

很不错！！！后面大家一起review看看有什么问题。

阿伟 · 发表于 2015-4-23 15:17:13

不错，跟进哦

Techwang · 发表于 2015-4-23 16:06:23

没有pads啊···只有cadence

易阳 · 发表于 2015-4-23 16:27:40

大伙给力跟进！！！

silentsnow · 发表于 2015-4-25 09:27:25

支持！

VCC3IO_OSCH可能要加入磁珠连接到3.3V。
至于GND3IO_OSCH，不知道GM8287内部有没有连接到数字地。接触过的am335x芯片是内部连接到数字地的（am335x内部已经链接了，所以也就没有连接地，结果，发现Linux下的时钟不定时的跳）。TI的解决方法是，把那个时钟地直接连接到数字地。（修改了版本，在-30/+60温度下分别运行了3天，没发现问题，稍微放心了）
我不知道GM8287是不是像am335x这么敏感。

“另是否是每个电源引脚都要加退耦电容？还是舍去一部分，比如10个管脚加5个退耦电容”，这个问题不容易回答。感觉缺几个也不会有问题。我的理解是：看哪部分控制器需要瞬时电流，信号频率比较高的就尽量加。
做硬件这么多年，退偶电容在处理器上没发现过什么问题，倒是在DCDC降压芯片上遇到过两次。由于VIN没有电容（PCB Layout的问题），EMC测试的时候出问题了。后来，靠近芯片VIN管脚加了0.1uF，又在接入电源部分加入一个60R/100MHz磁珠，解决。
我的想法是：PLL的不要省，HDMI，DDR的频率高的，也尽量一个管脚一个。坦白说，我也不了解如何影响。

易阳 · 发表于 2015-4-25 11:15:28

silentsnow 发表于 2015-4-25 09:27
支持！

VCC3IO_OSCH可能要加入磁珠连接到3.3V。

每个电源引脚是否都加去耦电容，这个一般看空间，但是必须要保证相邻的两个pad至少有一个小电容。silentsnow 说的瞬时电流的概念，比较醒目。PLL的电源和地尽量都加磁珠。

any_012 · 发表于 2015-4-25 13:57:24

本帖最后由 any_012 于 2015-4-27 12:54 编辑

silentsnow 发表于 2015-4-25 09:27
支持！

VCC3IO_OSCH可能要加入磁珠连接到3.3V。

不太懂...没实际经验啊，现在就是尝试着连起线来...现在是找了几个原理图看看能否对照着来...我现在是在VCC3IO_OSC和3.3V间接了个磁珠(电感？)，不知道GNDIO_OSC和电源地间是否也要价格磁珠，现在是没任何连接。
--------------------------------------------------------------------------------------------------------------------------论坛里下的华为芯片做的DVR原理图，3.3V，1.2V等电源通过磁珠给个芯片供电。
你说的意思是这样的吧。

any_012 · 发表于 2015-4-28 13:36:47

请教，DDR3的DQU和DQL指的是？是数据总线的低16位和高16位吗？
如果是的话，哪个是高哪个是低？

admin · 发表于 2015-4-28 16:24:38

any_012 发表于 2015-4-28 05:36
请教，DDR3的DQU和DQL指的是？是数据总线的低16位和高16位吗？
如果是的话，哪个是高哪个是低？

DQU DQL ，可以贴上图片吗？

		自动登录	找回密码
密码			立即注册

菜鸟尝试画GM8287原理图，一点一点来，可能会龟速更新。

高速电路PCB网，专注于嵌入式方案，信号完整性和电源完整性仿真分析，高速电路PCB设计,各种EDA工具（Cadence\Mentor\\AD\\CAM\ANSYS HFSS）交流学习。

点评

点评

浏览过的版块

站长推荐 /4