高速电路PCB网，专注于嵌入式方案，信号完整性和电源完整性仿真分析，高速电路PCB设计,各种EDA工具（Cadence\Mentor\\AD\\CAM\ANSYS HFSS）交流学习。
您需要 登录 才可以下载或查看，没有账号？立即注册
×
本帖最后由 edadoc 于 2016-7-19 12:07 编辑
作者：一博科技－PCB设计/制板/焊接/物料代购
前面有分享过“如何计算阻抗（上）”，“如何计算阻抗（下）”，今天再来跟大家分享下如何用TDR来测试PCB板的线路阻抗。那么，我们要正确测量PCB板上的线路阻抗，还有哪些需要注意的地方呢？
1、 阻抗测试的行业标准
之前贴过好多张阻抗测试的图片，重新再贴一张给大家看看。阻抗并不是想象中稳定的直线，而是波澜起伏。在前端和后端会受到探头或者开路的影响，中间由于生产制程的关系，也会有波动。
那么，我们怎么判断测试结果呢？怎么确定生产的PCB阻抗是否满足要求呢？首先来看看IPC规范，IPC2557A建议的测量区间是DUT的30%~70%区间。
再来看看Intel以及现在主流板厂的测试习惯，为了避开Launch区域以及反射区域的影响，测试区间建议是DUT的50%到70%区域。
用TDR来测试线路阻抗，我们首先要了解测试区间的要求，才能准确理解测量得到的结果。
2、探头对阻抗测试结果的影响
通常来说，TDR测试的时候，会用以下几种探头：
其中，板厂通常会用手持探棒点测，Probe的影响呈现感性。SI实验室常用SMA来连接测试线缆，SMA在阻抗测试中可能呈现容性。两种探头对测试结果的影响如下图所示：
由于Probe的感性或者容性影响，最终DUT的测试结果会有一点点的偏差。
| 
/4 
|Archiver|手机版|小黑屋|TechAIRD（gaosupcb Inc.）
窥视卡
雷达卡
发表于 2016-7-19 12:05:46
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
千斤顶
显身卡