菜鸟尝试画GM8287原理图，一点一点来，可能会龟速更新。

any_012

易阳 发表于 2015-6-10 08:20
你可以去看DDR的datasheet，了解一下bank的概念。

参照网上的一些图，把DDR部分画的差不多了。
有几个问题：

1.如果DDR数据线已经串上电阻的话，那么OTD管脚是不是就不用接了？
反过来，如果GM8287的OTD管脚和DDR的OTD管脚接上的话，那么数据线上是否一定不能串电阻？

2.GM8287有个DDR_RDRVUP和DDR_RDRVDN管脚，如果接的是DDR3的话这两个管脚是不是就不用了?

3.看到一个海思的芯片和DDR2相连，DDR2和主控芯片的DDR_CK及DDR_CKE是直接相连的。RK3288的一款也是，不过是DDR3。但海思的另一款是DDR3和主控是直连，但每条线都有上下拉电阻，并且线间留有并联电阻的位置。
同样不理解的地方还有，DDR_VREFCA及DDR_VREFDQ，海思的两款是每个淡出引出来接上下拉电阻，每个电阻都并联电容；RK3288的是4个512M的DDR3的8条DDR_VREF线，共用一个上下拉电阻，另有4个对地电容。

易阳

any_012 发表于 2015-6-12 17:08
参照网上的一些图，把DDR部分画的差不多了。
有几个问题：

源端串阻主要是吸收反射，和ODT不是一回事。所以不会互相互相妨碍。  海思的CK走线用上下拉电阻，主要是用于终端匹配。有关源端串阻和终端并联电阻的定义用法，可以搜索我们论坛的文章，有提到过。   至于VREF电压加电容，主要是为了让这个电压更干净。

any_012

今天把框图加到原理图了。
最近看到其他板子，上电貌似是有时序控制的，有的是5V->3.3V->1.8V->1.2V，有的是相反的。
GM8287需要控制上电时序吗？如何控制？

另，是不是还需要加复位电路？
如果再加Flash的话，加哪个型号呢？多大合适呢？
-----------------------------------------------------------------

在其他帖子里看到了GM8287的上电时序：1.0V ==> 1.5V (DDR) ==> 3.3V (IO, Analog) ==> 1.2V (HDMI)

admin

any_012 发表于 2015-6-25 05:39
今天把框图加到原理图了。
最近看到其他板子，上电貌似是有时序控制的，有的是5V->3.3V->1.8V->1.2V，有的 ...

没错，从低到高。1.0V ==> 1.5V (DDR) ==> 3.3V (IO, Analog) ==> 1.2V (HDMI)

any_012

按照正点原子STM32战舰原理图，加了个W25Q64，当然也可以是其他容量的。
GM8287好像只有1个SPI，就把四个信号线直接连过去了，不知道用不用串电阻。
WP和HOLD两个管脚貌似用不到，直接接到VCC了。不过我们公司一般是把接个10K连到VCC。不知道这里有没有讲究。

gzcc

为什么要自己画呢？sdk里面就有啊

any_012

gzcc 发表于 2015-12-2 11:09
为什么要自己画呢？sdk里面就有啊

因为不知道...没有这类项目的开发经验。
不过这个项目也基本停了...

gzcc

any_012 发表于 2015-12-2 11:50
因为不知道...没有这类项目的开发经验。
不过这个项目也基本停了...

好吧                     

any_012

gzcc 发表于 2015-12-2 12:50
好吧

这个芯片的资料也不是很好找的，SDK更难搞到吧。

gzcc

any_012 发表于 2015-12-2 13:05
这个芯片的资料也不是很好找的，SDK更难搞到吧。

这个问题你可以问大神坛主！