菜鸟自己画了个多层板，求意见！

聂云杰 · 发表于 2014-8-11 11:19:36

高速电路PCB网，专注于嵌入式方案，信号完整性和电源完整性仿真分析，高速电路PCB设计,各种EDA工具（Cadence\Mentor\\AD\\CAM\ANSYS HFSS）交流学习。

您需要登录才可以下载或查看，没有账号？立即注册

×

第一次画多层板，望大侠们多喷多批，跪谢了！

Techwang · 发表于 2014-8-13 11:51:56

本帖最后由 Techwang 于 2014-8-13 11:53 编辑

聂云杰发表于 2014-8-12 14:58
我把pcie的三对差分线打孔盗sig1层可以吗，大侠觉得我这个8层板因该怎么设置层叠结构比较合理，谢谢了

TOP
GND
S1
PWR
GND
S2
PWR
BOTTOM 个人感觉这个层叠结构比较合理。PCIe打俩过孔问题不大，但是高速信号打过孔要考虑过孔造成的stub问题。比如这个层叠中，顶层的信号线打过孔到S2，过孔的stub会比打过孔到S1要短，信号线质量就好。看图中，红色部分就是过孔造成的stub。绿色是走线和过孔。

聂云杰 · 发表于 2014-8-11 11:20:01

跪求大侠指点一下

易阳 · 发表于 2014-8-11 11:33:10

@阿伟有空可以帮忙看看

聂云杰 · 发表于 2014-8-11 11:35:47

这是pcb文件

若华 · 发表于 2014-8-11 11:50:24

学习下

阿伟 · 发表于 2014-8-11 12:40:40

gerber文件貌似噢，没办法了解信号流向等信息

聂云杰 · 发表于 2014-8-11 12:46:18

阿伟发表于 2014-8-11 12:40
gerber文件貌似噢，没办法了解信号流向等信息

已经上传pcb了大侠，帮忙看看，跪谢了

易阳 · 发表于 2014-8-11 14:35:55

看看是否可以压缩一个信号层变成电源层。

阿伟 · 发表于 2014-8-11 17:42:47

聂云杰发表于 2014-8-11 11:35
这是pcb文件

pcie的参考层是第七层，现在跨分割了，这个是致命的

聂云杰 · 发表于 2014-8-12 11:25:13

易阳发表于 2014-8-11 14:35
看看是否可以压缩一个信号层变成电源层。

谢群主指点，这么做的理由是什么？

		自动登录	找回密码
密码			立即注册

菜鸟自己画了个多层板，求意见！

高速电路PCB网，专注于嵌入式方案，信号完整性和电源完整性仿真分析，高速电路PCB设计,各种EDA工具（Cadence\Mentor\\AD\\CAM\ANSYS HFSS）交流学习。

点评

点评

点评

点评

点评

点评

浏览过的版块

站长推荐 /4