信号完整性B008：驱动器输出阻抗与串联端接电阻（3）

易阳

        在前两篇文章《驱动器输出阻抗与串联端接电阻（1）》《驱动器输出阻抗与串联端接电阻（2）》中我们谈到了驱动器输出阻抗的一些特性和不确定性问题，也初步探讨了直流输出阻抗和交流输出阻抗的特点。尽管两种输出阻抗不同，但是自工程上我们可以简单的使用直流输出阻抗作为参考来选择串联端接电阻，端接电阻值≈走线特性阻抗–直流输出阻抗。不能要绝对化，最终选择的电阻在这个值附近即可，多少合适还要看具体情况。现在还剩下一个问题：怎么确定驱动器的直流输出阻抗Zdc？

        通常情况下，高电平输出直流阻抗和低电平直流输出阻抗不同，这两个都要看一下。在IBIS模型中有pullup和pulldown曲线，这些数据结合直流负载线就可以求出输出阻抗值。你完全可以用Matlab计算出来，但是我们不可能要求每个硬件工程师都会使用Matlab写代码来计算，最好能用仿真软件几步简单的操作就搞定。对50欧姆阻抗控制情况，分两步来确定高低电平时的输出阻抗。

        确定高电平输出阻抗的时候，仿真拓扑、仿真方法、计算公式可用下图说明。驱动器直接接50欧姆电阻下拉到地，仿真激励源用上升沿的step信号，然后测量稳定后的高电平电压值。有了这个高电平稳态值，下一步就可以根据分压关系求得输出阻抗值。VCC是驱动器的逻辑电平。

       

        激励源的设置在软件中很容易实现，下图是HyperLynx中的截图。激励源也可以用脉宽非常宽的脉冲信号，关键是要让输出的高电平达到稳定，仿真时可酌情处理。

       

        低电平直流输出阻抗可类似处理，仿真拓扑、仿真方法、计算公式见下图。仿真拓扑中，外加的电压必须是驱动器工作电压或逻辑电压，本例中驱动器工作电压3.3V的，所以外加电压也必须是3.3V。

       

        前文已经提到过，通常情况下，两种输出阻抗不同，按照高电平输出阻抗匹配的话，地电平输出的时候就不能很好匹配，反之亦然。那端接电阻该怎么选呢？举个例子，假设某芯片高电平输出阻抗21欧姆，低电平输出阻抗11欧姆，那端接电阻可能有两个值：29欧姆或39欧姆，选哪个？看下端接后接收端波形特征，按高电平匹配时（29欧姆），低电平输出的时候下冲较大，按低电平匹配时（39欧姆），低电平输出波形较好，但边沿变缓。换成其他值时波形稍有变化，最终选多大串接电阻要看实际要求还有电阻的标准阻值，需要自己去平衡。再次强调：SI设计很灵活，需要综合考虑很多因素。

       

        【关键词】信号完整性、高速电路设计、高速PCB设计、端接电阻、输出阻抗。

        出处：于博士信号完整性研究网 www.sig007.com。

该帖已经同步到电子微博网 易阳的微博