高速电路PCB网,专注于嵌入式方案,信号完整性和电源完整性仿真分析,高速电路PCB设计,各种EDA工具(Cadence\Mentor\\AD\\CAM\ANSYS HFSS)交流学习。
您需要 登录 才可以下载或查看,没有账号?立即注册
×
本帖最后由 若华 于 2014-10-22 22:24 编辑
串扰仿真分析
根据无损传输线特征阻抗公式计算得到特征阻抗为62欧姆。 图中三条传输线均是在第三层的带状线,其传输速度由file:///C:\Users\think\AppData\Local\Temp\ksohtml\wpsD189.tmp.png计算得到5.69inch/ns. 在12inch的传输线上传输延迟则为2.108ns. 三条传输线的驱动端和接收端信号均一样。TL2驱动端设置了保持输出为低电平,如图上显示的0所示。 对TL1,TL3对TL2的串扰仿真如下图1、图2所示.图中只显示了u2端信号。U2.3和U2.1信号完全相同,曲线重合。
如图1所示,TL1和TL3延迟约2.2ns(对应上述的计算结果)。TL2驱动端设置了保持输出为低电平,故在TL1和TL3对其产生串扰前TL2保持低电平不变。一旦其来到,TL2即刻(仿真图上显示TL2产生串扰的时间比TL1和TL3到来的时间延迟约100ps)产生串扰信号。
图2显示串扰的较长时间波形。显示的结果表明U2.2比U2.1和U2.3延迟。此处的问题是串扰信号产生的延迟时间如何计算? 通过波形图还可以得出U2.1和U2.3对串扰信号U2.2峰峰值产生叠加作用(此处是否是叠加,有待确认)。
经过一定时间后信号衰减至0. 分别观察TL1、TL2、TL3驱动端和接收端的信号波形,如下图4、图5、图6所示(这些是截图显示的,上图是复制保存的): 思考:串扰之后为什么U2.1得到负电平信号? 思考:U2.1 U2.3上的信号如何串扰到U2.2上的/? 如果修改耦合方向couping direction则耦合结果会是什么样的呢?下一篇将一起探讨。
该帖已经同步到电子微博网 若华的微博
|