<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0">
  <channel>
    <title>研发设计门户网 - Cadence|Allegro</title>
    <link>https://www.techaird.com/forum.php?mod=forumdisplay&amp;fid=39</link>
    <description>Latest 20 threads of Cadence|Allegro</description>
    <copyright>Copyright(C) 研发设计门户网</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Mon, 24 Aug 2026 09:33:11 +0000</lastBuildDate>
    <ttl>60</ttl>
    <image>
      <url>https://www.techaird.com/static/image/common/logo_88_31.gif</url>
      <title>研发设计门户网</title>
      <link>https://www.techaird.com/</link>
    </image>
    <item>
      <title>Cadence 17.4 PDF文件导出配置</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=3415</link>
      <description><![CDATA[Cadence 17.4 PDF文件导出配置原文链接：https://www.pianshen.com/article/16542082256/#google_vignette
转换前准备选择一个待转换的文件start File &gt; Export &gt; PDF
使用Ghostscript系统默认配置选择：Ghostscript

首先下载Ghostscript驱动，至网址下载PDD驱动：
htt ...]]></description>
      <category>Cadence|Allegro</category>
      <author>水手</author>
      <pubDate>Fri, 25 Aug 2023 01:30:44 +0000</pubDate>
    </item>
    <item>
      <title>分享一个好文链接</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=2208</link>
      <description><![CDATA[这个链接专门分享一些ALLEGRO的常用但不容易发现的操作。作者也是一边学习一边发现的，如果你有好的发现也可以在评论处回复                          
                                  http://www.jianshu.com/c/c4e59b94b4c1

 ...]]></description>
      <category>Cadence|Allegro</category>
      <author>勇攀高峰</author>
      <pubDate>Fri, 14 Jul 2017 06:41:06 +0000</pubDate>
    </item>
    <item>
      <title>18个工作日完成的 3G 蓝牙 GPS   RK3288平板电脑</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=2056</link>
      <description><![CDATA[]]></description>
      <category>Cadence|Allegro</category>
      <author>q270350800</author>
      <pubDate>Sun, 22 Nov 2015 13:39:58 +0000</pubDate>
    </item>
    <item>
      <title>一个原理图工程下 创建两个板子的原理图</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=2027</link>
      <description><![CDATA[在工程文件下，新建一个原理图文件夹，在该文件夹下就可以创建新的原理图文件，用于子板的设计。


原理图分别画好后，可以分别标号和检查，只需要在选中相应的原理图文件夹下，在相应工具的 \&quot;scope\&quot; 下选择 \&quot;xx selection\&quot;，如图即可。



特别注意，规则检查时，如 ...]]></description>
      <category>Cadence|Allegro</category>
      <author>qingfengze1209</author>
      <pubDate>Mon, 09 Nov 2015 18:46:30 +0000</pubDate>
    </item>
    <item>
      <title>为某公司做的RK3288开发板  历时半个月完成</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=2019</link>
      <description><![CDATA[]]></description>
      <category>Cadence|Allegro</category>
      <author>q270350800</author>
      <pubDate>Sun, 01 Nov 2015 23:13:14 +0000</pubDate>
    </item>
    <item>
      <title>x16  DDR3求教</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=1946</link>
      <description><![CDATA[2片16位的DDR3拼成32位使用时，在等长分组时是按DQ0~DQ15分成一组还是DQ0~DQ7分成一组，第一次弄DDR3，请各位指点指点，谢谢！！]]></description>
      <category>Cadence|Allegro</category>
      <author>xujiangyu0619</author>
      <pubDate>Tue, 15 Sep 2015 10:19:20 +0000</pubDate>
    </item>
    <item>
      <title>Cadence Orcad 无法启动出现Capture.exe找不到cdn_sfl401as.dll问题（转载）</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=1918</link>
      <description><![CDATA[一直用的好好的Orcad突然启动出现Capture.exe找不到cdn_sfl401as.dll问题，一开始琢磨着小红伞老是把我的破解文件当病毒杀，是不是给杀掉了，于是关闭小红伞重新破解还是不行，琢磨着估计要重新安装了，但是实在不想重新安装，于是百度了一下，看到有人说是系统环境变量 ...]]></description>
      <category>Cadence|Allegro</category>
      <author>易阳</author>
      <pubDate>Tue, 01 Sep 2015 06:27:21 +0000</pubDate>
    </item>
    <item>
      <title>ALLEGRO 焊盘制作过程详解</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=1917</link>
      <description><![CDATA[ALLEGRO 焊盘制作过程详解
——博励pcb培训整理
Padstack：就是一组PAD的总称，它又包括Regular Pad / Thermal relief/ Anti pad /SolderMask/ PasteMask
下面我们逐一理解：
1. Regular Pad ：规则焊盘（正片）。
2. Anti pad：用于隔离孔与内层电器连接的围绕在孔周围 ...]]></description>
      <category>Cadence|Allegro</category>
      <author>boli505</author>
      <pubDate>Tue, 01 Sep 2015 02:24:12 +0000</pubDate>
    </item>
    <item>
      <title>ALLEGRO 焊盘制作菜单详解</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=1913</link>
      <description><![CDATA[ALLEGRO 焊盘制作菜单详解
——博励pcb培训整理
　一、 启动焊盘设计器　　执行开始/程序/Cadence spb 16.5/Allegro Utilities/Padstack Editor, 启动焊盘设计器, 焊盘设计器　　二、 焊盘设计器界面(1). Parameters介绍. 如图4-2-2所示. 图4-2-2 Padstack Parameters图 ...]]></description>
      <category>Cadence|Allegro</category>
      <author>boli505</author>
      <pubDate>Mon, 31 Aug 2015 03:18:14 +0000</pubDate>
    </item>
    <item>
      <title>Cadence常见文件格式</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=1909</link>
      <description><![CDATA[Cadence常见文件格式
——博励pcb培训整理
Cadence常见文件格式：
a11egro／APD．jrl ：记录运行a11egro／APD期间每一个执行动作的命令。保存在每一次
调用A11egro／APD的现行工作目录下。
env：保存在pcbenv下，无扩展名，环境变量设定文件。
a11egro／APD．ini：保存 ...]]></description>
      <category>Cadence|Allegro</category>
      <author>boli505</author>
      <pubDate>Fri, 28 Aug 2015 02:48:07 +0000</pubDate>
    </item>
    <item>
      <title>Allegro中设置等长规则的通用方法（转载）</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=1907</link>
      <description><![CDATA[来源：http://www.beamsky.com/allegro-create-match-group/
在当今高速PCB设计中，一组走线的等长越来越重要。Allegro为工程师提供了功能强大的Constrain Manager，即约束管理器，工程师可以很方便地进行各种规则的设定，包括等长规则。 在无线时代早前发表的《DDR布线 ...]]></description>
      <category>Cadence|Allegro</category>
      <author>易阳</author>
      <pubDate>Thu, 27 Aug 2015 01:51:12 +0000</pubDate>
    </item>
    <item>
      <title>解决allegro 中OUT OF DATE SHAPES问题</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=1904</link>
      <description><![CDATA[解决allegro 中OUT OF DATE SHAPES问题
——博励pcb培训整理
等到产生底片的时候出现问题了，不能生成底片，提示shape out of date。 提示到
Tools-&gt;reports-&gt;shape dynamic state. 查看状态：
Layer = TOP State: Smooth Point on shape: (-3727.00 -1420.00) Net: VDD ...]]></description>
      <category>Cadence|Allegro</category>
      <author>boli505</author>
      <pubDate>Wed, 26 Aug 2015 08:31:45 +0000</pubDate>
    </item>
    <item>
      <title>Allegro文件类型后缀说明</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=1901</link>
      <description><![CDATA[Allegro文件类型后缀说明 
——博励pcb培训整理
allegro安装后自带的库文件路径是:C:/Cadence/SPB_15.5/share/PCB/PCB_lib/symbols(我的安装在C盘,其他盘类似)
symbols下的那些文件就是库文件,其实allegro的库文件有用的就是dra和psm后缀的文件.
Allegro文件类型后缀说 ...]]></description>
      <category>Cadence|Allegro</category>
      <author>boli505</author>
      <pubDate>Tue, 25 Aug 2015 07:33:33 +0000</pubDate>
    </item>
    <item>
      <title>allegro软件通孔类焊盘制作方法及步骤</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=1899</link>
      <description><![CDATA[allegro软件通孔类焊盘制作方法及步骤 
——博励pcb培训整理
详细说明下，allegro软件中，制作通孔焊盘的方法步骤：
对pcb设计来说，通孔类的元件，一般都加thermal pad，也就是要添加花孔，怎样来制作花孔，首先要创建一个 flash symbol；
创建flash symbol 的方法步骤 ...]]></description>
      <category>Cadence|Allegro</category>
      <author>boli505</author>
      <pubDate>Mon, 24 Aug 2015 08:22:23 +0000</pubDate>
    </item>
    <item>
      <title>allegro 的reuse功能操作步骤详解</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=1897</link>
      <description><![CDATA[allegro 的reuse功能操作步骤详解
——博励pcb培训整理
EDA软件中allegro的模块复用非常实用，可能通常我们的PCB工程师还用的不多，但它在某些场合下还是很有用的，一个是它能减少我们重复性的工作，可以重用的原理图和PCB我们就不需要重复设计了，也就是REUSE。
以下给 ...]]></description>
      <category>Cadence|Allegro</category>
      <author>boli505</author>
      <pubDate>Mon, 24 Aug 2015 03:35:09 +0000</pubDate>
    </item>
    <item>
      <title>allegro快捷键设置举例</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=1895</link>
      <description><![CDATA[allegro快捷键设置举例
——博励pcb培训
allegro有两种变量文件：包括全局变量（存储于c:cadencespb_15.7sharepcbtext中，当然不同的安装路劲，文件位置不一样）和用户变量（需要进行系统变量设置）。一般而言最好不要改变全局变量（不小心改错了就得重装软件了）而改变 ...]]></description>
      <category>Cadence|Allegro</category>
      <author>boli505</author>
      <pubDate>Fri, 21 Aug 2015 07:47:55 +0000</pubDate>
    </item>
    <item>
      <title>pcb layout学习中用Allegro几个误区</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=1894</link>
      <description><![CDATA[pcb layout学习中用Allegro几个误区
——博励pcb培训整理
1。单面板比双面板制作简单.　　错。在Allegro--PCB Editor中制作单面板的难度比双面板难得多， PCB LAYOUT在使用自动布线功能时布通率很低就是个证明。　　2。ORCAD的作用主要是为了得到一张美观的电路图.　　 ...]]></description>
      <category>Cadence|Allegro</category>
      <author>boli505</author>
      <pubDate>Fri, 21 Aug 2015 03:29:55 +0000</pubDate>
    </item>
    <item>
      <title>Allegro中针对铺铜不能自动更新</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=1889</link>
      <description><![CDATA[Allegro中针对铺铜不能自动更新
——博励pcb培训中心整理
今天小T使用ALLEGRO铺铜时，发现挖空后不能更新，发现点更新后可以更新，知道不是命令没有执行，在下面方法的基础上找到解决方法。
在shape-&gt;Global Dynamic Shape Parameters将动态填充设置为smooth。

方法1.  ...]]></description>
      <category>Cadence|Allegro</category>
      <author>boli505</author>
      <pubDate>Thu, 20 Aug 2015 02:25:38 +0000</pubDate>
    </item>
    <item>
      <title>allegro出Gerber的步驟</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=1884</link>
      <description><![CDATA[**** 本内容被作者隐藏 ****]]></description>
      <category>Cadence|Allegro</category>
      <author>Star</author>
      <pubDate>Tue, 18 Aug 2015 05:49:58 +0000</pubDate>
    </item>
    <item>
      <title>Allegro 输出文件</title>
      <link>https://www.techaird.com/forum.php?mod=viewthread&amp;tid=1881</link>
      <description><![CDATA[Allegro 输出文件
——博励pcb培训整理
一、坐标文件
Tool——Report——place component Report ——report——保存.xls
二、位号图
Geometry:
Top
Assembly_top：
PCB Assembly: 就是将元器件等组装到印刷电路板上，也叫做PCBA，中文名叫线路板/印刷电路板


place_bo ...]]></description>
      <category>Cadence|Allegro</category>
      <author>boli505</author>
      <pubDate>Tue, 18 Aug 2015 03:35:49 +0000</pubDate>
    </item>
  </channel>
</rss>